5 bit

inizio 1 bit fine 0 bit

ogni bit dura un clock

B0 B1 B2 → FFE-PBT

Q0 Q1 Q2

LNA, LNB → sequenze seriali d'uscita

SOLITO CONTROLLO
└ se pacchetto non arriva giusto niente output
└ SE SEQUENZA CORRETTA
└ Q2 = 0 → uscita segnale su LNA
└ Q2 = 1 → uscita segnale su LNB
→ Poi c'è P che è l'EXOR tra Q0 e Q1

X Y Z W K

Il sistema riceve in ingresso un segnale IN
- solitamente è 0
- segnale che dovrà da 1 a 7 impulsi ck

Il sistema misura la durata degli impulsi e trasmette il valore sulla linea
- uscita SER
- il sistema usa CNT

FSM-A → Avvisa FSM-B attraverso TRG quando è terminato l'impulso, dicendo che in Q_0-Q_1-Q_2 ci sono i valori della durata dell'impulso
- Quando necessario FSM-A azzera i valori in CNT attraverso CL
- Quando il sistema è alla ricerca di un segnale, FSM-A attiva BSY

FSM-B → genera l'uscita SER quando riceve l'impulso TRG
- bit di uscita sono: start bit "1" - Q_0 - Q_1 - Q_2 - stop bit "0"
- genera l'uscita ETX per informare FSM-A dell'invio del dato su SER